Quartus II 集成开发环境的基本开发流程_qartus ⅱ设计开发流程

---

前言

Quartus II是一款综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL (Altera Hardware Description Language)等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

一、建立一个工程

1.启动QuartusII 10.1后的运行界面如下：

2.选择File|New Project Wizard，启动（New Project Wizard），点击Next跳过Introduction，进入工程目录设置界面，如下图所示：

 

点击下图红色框提示区，弹出“浏览文件夹”提示框，找到硬盘的根目录位置（如C盘），再点击新建文件夹，作为整个工程的文件夹。（注意不要用中文名，一些未中文化的版本不支持中文）。

       

 

如下图，在C盘根目录建立了myfpgatest工程文件夹。

 

在第2行输入工程名，如下图所示：

3.单击“next>”按钮，得到如下界面，可以在File name 输入添加已设计好的电路。如没有单击“next>”按钮直接跳过。

 

4.单击“next>”按钮，启动（Family & Device Sectings），在Family下拉菜单选择Cyclone II，在 Show in Available device’list栏设置 Package->PQFP; Pin count->208;Speed grade->Any。在Avilable devices单选框选择EP2C8Q208C8（单击选择）。

5.单击 Finish，工程目录即创建完毕。

二、在一个工程下进行电路设计

1.选择File|New ，单击Block Diagram/Schematic File

2.单击OK按钮，得到一张空白的模块图形设计文件，在空白处双击左键，得到如下对话框，输入器件名称，如调入xor，单击ok按钮即可。

 
3.按照上述方法设计好电路后，点击File|Save 菜单保存，保存文件名称可以自己定义。

---

 

三、编译

1.编译：一个电路设计好后，即可点击Processing|Start ComPilation进行编译完成后，会有类似如下界面，表示编译成功。

2.指定IO输出管脚：单击Assignments|Pinplanner,出现如下界面，在Location位置选择输出管脚。 如本图把out指定到PIN_173作为输出，分配好管脚后，再重复一次编译工作。

四、下载方式设置

1.单击Tools|Programer,出现如下界面。

2.硬件设置(Hardware Setup):如果没有设置下载方式，则需要进行这一步的设置。单击Hardware Setup按钮，则出现如下对话框.

 

单击Add Hardware 按钮后：出现如下对话框，选择ByteBlasterII后点击OK按钮。

 

     这时Hardware Setup对话框的Avaliable hardware items出现了硬件列表。在Currently selected haredware下拉菜单选择ByteBlasterII[LPT1]，单击close按钮即可。

 

五、通过ByteBlasterII下载电缆的Jtag口下载编译好的sof文件到目标板

1.在Programer界面下（单击Tools|Programer）的Mode下拉选择框选择JTAG。

 

2.在Programer界面下单击AddFile 按钮选择要下载的目标文件，在下载模式为JTAG下选择扩展名为*.SOF的文件，如图中选择Myfirst_Project.sof，然后单击开按钮。

 

3、上述操作完成后出现如下界面，在Program/Configue位置单击，使方框出现“√”。

 

4、下载前确保BBII下载电缆和目标板正确连接，然后点击Start按钮，如果下载成功则出现如下界面。