赞
踩
1、在vivado-Tool-setting-project-setting-synthesis路径下,设置 -mode out_of_context(综合时不产生IO buffer)
2、将引脚约束注释掉,防止例化使用DCP文件时报错
3、将工程综合,打开综合设计。
4、在console输入命令,生成DCP文件:
write_checkpoint -key C:/Users/YDQ/Desktop/key_files.txt -encrypt top.dcp
其中-key C:/Users/YDQ/Desktop/key_files.txt -encrypt 为可选项,表示对目标工程按照key_files描述进行加密;
top.dcp为要生成的DCP文件名
直接将top.dcp文件当作源文件加入到工程文件夹下,然后按照普通verilog或者VHDL文件进行例化即可。
需要先将DCP文件转化为.v或者.vhd文件。操作步骤为:
1、使用cd [get_property directory [current_project]] 切换到工程路径下。或者使用CD命令到存放DCP文件的路径下也可。
2、open_checkpoint top.dcp。打开DCP文件。
3、在新打开的软件界面下输入指令:write_verilog -force -mode funcsim top.v
4、此时在DCP的路径下生成了top.v文件,将该仿真文件添加到工程中即可
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。