基于Matlab中Simulink生成FPGA-Verilog语言及联合Vivado的仿真（以卡尔曼-Kalman滤波器为例）_matlab verilog

作者：凡人多烦事01 | 2024-05-01 16:21:34

踩

matlab verilog

一、简介

此内容基于博文：基于Matlab Hdl Coder实现FPGA程序开发（卡尔曼滤波算法实现）实现，Simulink仿真构建参考于上链接中。
本博文解决了上博文中无法生成Verilog语言的问题，并对于自动生成的Verilog——testbench文件进行了优化——通过matlab产生信号及白噪声，并将信号数据载入到Vivado-tb文件中，最终通过vivado软件自带仿真器进行观察。

二、在Simulink中生成Verilog语言

1、在Simulink中建立Kalman滤波器仿真

此处进行简单演示，建立好的Kalman滤波器模型如下图所示。

2、将Kalman滤波器部分打包

将创建好的滤波器模型打包为一个模块，便于之后将此模块转换为Verilog语言——全选后点击“create subsystem”；

生成模块

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/凡人多烦事01/article/detail/519682

基于Matlab中Simulink生成FPGA-Verilog语言及联合Vivado的仿真（以卡尔曼-Kalman滤波器为例）_matlab verilog

目录

一、简介

二、在Simulink中生成Verilog语言

1、在Simulink中建立Kalman滤波器仿真

2、将Kalman滤波器部分打包