基于Quartus Prime18.1的安装与FPGA的基础仿真（联合Modelsim）教程_intel庐 quartus庐 prime lite edition design software

作者：小舞很执着 | 2024-07-16 04:23:48

踩

intel庐 quartus庐 prime lite edition design software version 18.1 for wi

Quartus是一种美国科技公司Intel（英特尔）公司开发的FPGA（现场可编辑门阵列）设计编译软件，用作设计、仿真、综合和布局、支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可广泛应用于各种数字电路设计和实现。

一、 Quartus Prime 18.1 的下载

剑指官网：Intel® Quartus® Prime Lite Edition Design Software Version 18.1 for Windows

选择好相应安装包、版本号、相应操作系统

对应下载即可，大约24GB大小下载后打开安装包

二、安装教程

2.1 quartus程序的安装

完成上述下载操作后点击如上图所框选的运行文件，打开点next

同意安装使用协议，点Next；

选择安装路径后，继续下一步；

选择需要安装的内容，进行下一步

下一步直到设备驱动程序完成

2.2 ModelSim的安装

此安装影响后续的仿真模拟，所以仍需要安装调制，打开setup，点Next

无协议，选择License is not required，选择Next

接受条款选择路径，next

默认安装内容，继续下一步直到设备驱动程序完成

三、基于Quartus 的 CPLD/FPGA 应用开发

3.1. 建立工程

打开 Quartus Prime Lite 18.1 开发环境。菜单 File->New Project

Wizard.

Directory, Name, Top-Level Entity 页选择合适的工程存储路径（路

径不要有中文，最好 不要在桌面 ），输入工程名和顶层实体名。

例如：

工程存储路径 D:/zhidao

工程名 zhidao

顶层实体名 zhidao

接下来 Project Type 选 Empty project,即建立一个空的工程

Add Files 页直接 Next

Family, Device & Board Settings 页里器件 Family 选择 Cyclone IV E，在下方选择 EP4CE15F17C8 （不要选成 EP4CE15F17C8L，最后带 L为低电压版）

EDA Tool Settings 页里，Simulation 选择 ModelSim- Altera （ 不要选 ModelSim ）和 VHDL

Summary 页点 Finish，完成工程的建立

菜单 New -> Design Files -> VHDL File。

贴入 zhidao_vhdl.txt 中的代码

下面给出自己学习当中的课程实验相关代码：三八译码器


LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
 
ENTITY zhidao IS
PORT(
    x: IN STD_LOGIC_VECTOR(7 DOWNTO 0);
    y: OUT STD_LOGIC_VECTOR(2 DOWNTO 0)
);
END zhidao;
 
ARCHITECTURE tt OF zhidao IS
BEGIN
    PROCESS(x)
    BEGIN
        CASE x IS
            WHEN "11111110" => y <= "000";
            WHEN "11111101" => y <= "001";
            WHEN "11111011" => y <= "010";
            WHEN "11110111" => y <= "011";
            WHEN "11101111" => y <= "100";
            WHEN "11011111" => y <= "101";
            WHEN "10111111" => y <= "110";
            WHEN "01111111" => y <= "111";
            WHEN OTHERS     => y <= "XXX";
        END CASE;
    END PROCESS;
END tt;