FPGA工程师面试题目2023年5月

1 以下表达式是用verilog语言描述的， 计算对应的结果：(4分)
&8’b10010010 = 1’b0
~8’b01100111 = 8’b10011000
{8’h20, 8’h30} = 16’h2030
8’h32 || 8’h30 = 1

2 已知某一时刻下，a = 3, b = 4, c = 5 执行如下语句，下一时刻，a,b ,c的值分别是多少？（3分）
always @ (posedge clk)
begin
a = b;
b = c;
c = a;
end
答： a= 4
b= 5
c= 3

3 用verilog语言，实现时钟的四分频。(8分)

module clk_4(clk_in,rst,clk_out)
input rst,clk_in;
output clk_out=1;
reg n=0;

always @ (posedge clk_in or negedge rst)
begin
if(rst0)
begin
clk_out <= 0;
n <= 0;
end
else begin
if(n1)
clk_out <= ~clk_out;
N<= n +1;
end
end

endmode
1

4 用verilog语言实现两个8位数相加的操作。（8分）
module