搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
盐析白兔
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
用表头设置控制表格内列的排序和显示隐藏
2
《产品经理面试攻略》PART 12:产品总监职业生涯访谈_课程产品总监 面谈
3
多路开关模式的switch语句_c语言十个开关
4
MD5和base64加密_base64 md5
5
RabbitMq性能优化的几项方案_rabbitmq性能调优
6
QRadioButton样式设置(渐变)_qradiobutton美化
7
微信授权登录,authorize不执行;uniapp 获取用户信息权限失败;无法通过wx.getUserInfo与<button open-type=“getUserInfo“/>获取用户个人信息
8
基于Matlab实现决策树算法(附上多个案例源码)_matlab 决策树
9
从源码角度剖析 Spring 如何管理 mybatis 事务的?_spring容器如何管理mybatis的
10
2024 年机器学习、人工智能与数据领域展望
当前位置:
article
> 正文
【无标题】基于FPGA的开关电源控制_fpga控制电源开断
作者:盐析白兔 | 2024-06-16 09:37:20
赞
踩
fpga控制电源开断
由于
位置式pid
输出的增量每个时钟周期都会发生变化,那么如何根据增量去控制开关电源的pwm占空比呢?
本文内容由网友自发贡献,转载请注明出处:
【wpsshop博客】
推荐阅读
article
xilinx
FPGA
除法器
ip
核(
divider
)
的
学习和仿真(
Vivado
)_
xilinx
d...
如下图所示,给了正确
的
r_axis_divisor_tvalid、r_axis_divisor_tdata、r_axis...
赞
踩
article
HDL
&
FPGA
学习 -
Quartus
II
工程
搭建,
ModelSim
仿真,
时序
分析,I...
HDL
&
FPGA
学习 -
Quartus
II
工程
搭建,
ModelSim
仿真,
时序
分析,IP 核
使用
,
Nios
...
赞
踩
article
数字IC
设计
FPGA
——再谈
乘法器
设计
(使用
Verilog
原语 LUT 进行四位
乘法器
设计
)_v...
数字IC
设计
FPGA
——再谈
乘法器
设计
(使用
Verilog
原语 LUT 进行四位
乘法器
设计
)
乘法器
同加法器一样,在数...
赞
踩
article
[
Fpga
]
Modelsim
仿真软件安装之后启动报错“
vsim
不是内部或
外部命令
”解决方法_[usf...
问题陈述:近日,笔者在电脑安装仿真软件
Modelsim
之后,运行仿真算例时报错“
vsim
不是内部或
外部命令
,也不是可运行...
赞
踩
article
FPGA-
数码管
显示
_
fpga
数码管
显示
...
FPGA——
数码管
显示
_
fpga
数码管
显示
fpga
数码管
显示
一.实验要求: 在实验...
赞
踩
article
FPGA
DDR3
学习笔记
(
一
)_
ddr
容量
大小怎么看...
以我使用的镁光
DDR3
芯片MT41K128M16为例,其芯片型号详解如下:我们可以从右上角的2Gb可以看出,这是
一
个
容量
...
赞
踩
article
FPGA
SPI
采集
ADC7606
数据
_如何
fpga
用spi主控
器
ip核实现读取adc的
寄存
器
...
当
数据
完成转换后,CS为电平期间,每个时钟的上升沿完成
数据
的采样,这里有一个FRSTDATA的表中,代 表每次转换的第一...
赞
踩
article
自动
驾驶
主流
芯片
及
平台
架构(一)_
自动
驾驶
gpu
fpga
...
我们来看看主流的
自动
驾驶
芯片
的算力。理论上来说 training 和 inference 有类似的特征,但是以目前的情况...
赞
踩
article
【
FPGA
】
Verilog
编码实现:与非门 | 或非门 | 异或门 |
NAND
/
NOR
/
XOR
...
本章主要内容为了解和确认
NAND
/
NOR
/
XOR
门的行为,并使用
Verilog
实现,生成输入信号后通过模拟,验证每个...
赞
踩
article
AI
赋能
FPGA
——
基于
2023年海云
捷讯杯
_
innovate
fpga
比赛...
基于
第七届集创赛海云
捷讯杯
,我整理了一篇超级详细的
AI
+
FPGA
食用指南!全网仅此一篇!_
innovate
fpga
比...
赞
踩
article
数字
IC
/
FPGA
秋招
知识点
不全面整理_
数字
ic
fpga
秋招
...
数字
IC
/
FPGA
秋招
知识点
不全面整理_
数字
ic
fpga
秋招
数字
ic
fpga
秋招
...
赞
踩
article
【数字IC/
FPGA
】
门控
时钟_
clock
gate
的
电路是什么样
的
...
门控
时钟介绍功耗是芯片设计中非常重要
的
一个指标,研究表明,在芯片功耗
的
组成中,有高达40%甚至更多是由时钟树消耗掉
的
。这...
赞
踩
article
FPGA
-
verilog
-写
数字
钟_
verilog
数字
时钟
6
个
数码管
...
1. 硬件平台 Cyclone IV 和
6
个
数码管
2. top levelmodule num_show( input ...
赞
踩
article
Quartus
数字
电子钟
的设计
Verilog
代码仿真_
数字
电子钟
软件:
quartus
语言:veri...
代码功能:
数字
电子钟
的设计任务与要求:(1) 设计一个具有“时”、“分”、“秒”显示的
电子钟
;(2) 具有校时功能;(3...
赞
踩
article
【
FPGA
】
FPGA
时序
约束
简介
和
应用
技巧_
时序
约束
应用
...
FPGA
(Field-Programmable Gate Array)是一种可编程逻辑门阵列,可以通过编程实现不同的逻辑...
赞
踩
article
第
18
篇
Intel
FPGA
Monitor
Program
的
使用
<一>...
Intel
FPGA
Monitor
Program
开发工具支持Terasic的
FPGA
开发板
使用
第
18
篇
Intel
...
赞
踩
article
信号发生器:Intel
FPGA
DDS(
NCO
)+双路
DAC
(
AD9767
)
输出
正余弦信号_ad9...
ACM9767模块使用的是ADI公司的
AD9767
芯片,14位CMOS 双通道
DAC
,125Msps转换率。
输出
形式为差...
赞
踩
article
FPGA
20个例程篇:20.
USB2.0
/
RS232
/LAN控制并行
DAC
输出
任意
频率
正弦波
、梯形...
正弦波
设置中包括了
频率
、偏移的设置和指令码0x03、0x04相关联,数据码发送对应的
频率
控制字或者相位控制字的数值,数值...
赞
踩
article
FPGA
信号
发生器
含
上位
机源码
信号
发生器
带AM,FM,
PSK
,ASK调制_带
上位
机的码型
发生器
...
FPGA
信号
发生器
含
上位
机源码
信号
发生器
带AM,FM,
PSK
,ASK调制 本
信号
发生器
基于电子设计大赛所做,能产生多...
赞
踩
article
【
FPGA
】
FFT
测量信号
频率
(
Quartus
IP核)_
fft
函数检测
频率
...
Quartus
fft
ip核使用,仿真+上板(保姆级教程)_
fft
函数检测
频率
fft
函数检测
频率
...
赞
踩
相关标签
fpga开发
tcp/ip
学习
fpga
verilog
笔记
自动驾驶
架构
人工智能
Verilog
cnn
神经网络
图像处理
数字IC设计
面经
秋招
FPGA/IC面试
FPGA
数字钟