FPGA中bdf文件使用流程以及输出寄存器型io命名_.bdf verilog

作者：菜鸟追梦旅行 | 2024-04-29 21:10:25

踩

.bdf verilog

FPGA中bdf文件使用流程以及输出寄存器型io命名

注意：bdf文件的命名格式不要和verilo文件一样

初始顶层文件为verilog文件

建议使用verilog文件进行顶层例化，但是感觉还是不清晰，使用bdf文件作为顶层很直观，使用方法总结如下：

选择下图文件：

需要将所写的verilog代码转换为bdf文件

全编译出现错误，加入bdf文件，原因，端口没有

加入输入输出口

编译出错，原因是输出led的为4位寄存器格式，然而端口定义却是一根线形式

注意命名格式：

上述编译依旧出现问题，原因就是bdf文件和verilog文件命名一样！！！

重新修改bdf文件的命名，然后将其设置为顶层文件

顶层设置ok，编译ok

然后进行管脚配置即可

输出形式为并行形式

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/菜鸟追梦旅行/article/detail/509824