Verilog实现拨码开关控制数码管显示——FPGA_fpga拨码开关控制数码管

作者：菜鸟追梦旅行 | 2024-06-16 09:30:31

踩

fpga拨码开关控制数码管

通过一个简单的3—8译码器的设计,掌握组合逻辑电路的设计方法。

掌握拨码开关和数码管的使用。

掌握组合逻辑电路的静态测试方法。

原理及内容：

原理：

根据38译码原理将5bit的编码后四位解码为0~f十六进制数

最高位以实现两个功能的二选一操作。

内容：使用拨码开关分别选择使能下面两种功能

通过拨码开关使c3~c0输入不同的值0000~1111，在数码管上分别依次输出0~f。在系统板动态数码管上分别依次输出 HELLO，fpga通过3-8译码器驱动8个数码管的公共阴极。使用1khz数字时钟动态扫描。

步骤：

1.建立工程

2.建立Verilog文件，编写相关代码

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/菜鸟追梦旅行/article/detail/726090