FPGA JTAG抓数不成功问题_jatg的时钟频率要比被ila的时钟频率2.5倍低

作者：我家自动化 | 2024-04-29 17:52:02

踩

jatg的时钟频率要比被ila的时钟频率2.5倍低

最近在编写SPI接口通信的代码，SPI时钟频率20M，添加了ILA抓数，当bit文件下载进入FPGA芯片后，没有任何告警或者错误提示，就是ILA不能抓数。

查找原因发现是由于FPGA的JTAG时钟设定为15MHz，一般JTAG的时钟要低于系统时钟的2.5倍，通过修改JTAG下载时钟后面就能正常抓数了。 JTAG的下载速率必须低于ILA抓数时钟的2.5倍，这里设定的ILA时钟为20M，但是JTAG的时钟为15M，这样的JTAG时钟对于ILA来说太快了。修改JTAG的下载时钟为1M后，ILA就能成功抓数了。

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/我家自动化/article/detail/508990