Verilog实现减法器_verilog 减法

作者：AllinToyou | 2024-05-03 10:16:07

踩

verilog 减法

1）半减器
半减器只考虑当前两位二进制数相减，输出为差以及是否向高位借位。其真值表如下：

半减器真值表
得出其逻辑关系式：
d = x^y ; // ^异或运算
cin = ~x&y ;

Verilog 代码段：
半减器代码
仿真波形：
半减器仿真波形
2）全减器
而全减器还要考虑当前位的低位是否曾有借位，其真值表如下：
全减器真值表
得到其逻辑关系式：
d = x ^ y ^ cout ;
cin = (~x&(y^cout))|(y&cout) ;

Verilog 代码段:
全减器代码段
仿真波形：
全减器仿真波形

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/AllinToyou/article/detail/529100