关于verilog与VHDL之间转换的软件 X-HDL 笔记_如何将vhdl转化为verilog

作者：小小林熬夜学编程 | 2024-04-16 04:19:17

踩

如何将vhdl转化为verilog

现在大部分都是用verilog编写代码，但是偶尔也会看到别人写的VHDL代码，对于VHDL不是很熟悉的人来说，这个软件还是实用的。网上很多地方都可以下载到该软件；

初次使用有个头疼的问题就是，你发现verilog代码明明没有问题，也没有中文注释，但是翻译的时候它还是报错，这时候你就得再仔细看看代码中是不是有出现乱码的注释，如果有乱码的注释的话也是会报错滴哟

当然翻译出来的VHDL也并不是完全没有问题的，就像将英语翻译成汉语一样，有些小细节部分也还是需要进行优化修改的，连语法也许都是有问题的，具体的可以根据实际情况进行修改，VHDL翻译成Verilog也是一样，有些地方也是需要修改。

虽然这个软件不是很完美，但是对于有需要将两种语言快速转换还是能节省不少时间。

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/小小林熬夜学编程/article/detail/432329