这个屌丝很懒，什么也没留下！

【FPGA】Verilog：全减器与半减器 | Full Subtractor | Half Subtractor

作者：黑客灵魂 | 2024-07-03 23:57:05

减法器是用于减法运算的逻辑电路，与不包含借位的半减法器不同。

全减法器因为包含借位的产生与否，所以具备完整的减法功能。

输出由差 $D$ 和借位 $B$ 组成：

$\textrm{Difference }= A_n \oplus B_n \oplus b_{n-1}$

$\textrm{Borrow} = \overline{(A_n \oplus B_n)} \cdot b_{n-1} + \overline{A_n} \cdot B_n$

声明：本文内容由网友自发贡献，转载请注明出处：【wpsshop博客】