搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
Gausst松鼠会
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
我和CSDN的故事——输出就是最好的学习!_我与平台的故事
2
MT25QU02GCBB8E12-0SIT(2Gb)串行NOR闪存,pdf
3
neo4j配置远程访问web控制台(linux、树莓派)_neo4j控制台映射
4
“约见”面试官系列之常见面试题之第五十一篇之CSS Sprites(建议收藏)_面试css sprite 是什么
5
“非递归” 实现二叉树的“前序、中序、后序、层序”遍历_不递归 先序遍历
6
mysql之过滤分组_mysql 对分组后组内的数据过滤
7
哪些算法可以用于文字识别?_文字识别算法
8
SpringBoot项目如何部署到服务器_springboot部署到服务器
9
Facebook 发布嵌在聊天软件里的智能 AI
10
代码随想录算法训练营第十七天 | 二叉树 (4)
当前位置:
article
> 正文
基于ARM+FPGA的驱控一体机器人控制器设计_fpga 机器人
作者:Gausst松鼠会 | 2024-06-09 18:03:02
赞
踩
fpga 机器人
目前市场上工业机器人,数控机床等多轴运动控制系统普遍采用运动控制器加
伺服驱动器的分布式控制方式。在这种控制方式中,控制器一方面完成人机交互,另
一方面进行
NC
代码的解释执行,插补运算,继而将计算出来的位置指令通过轴组模
块下发给各个伺服驱动器。下发过程通常是由现场总线完成,总线周期为 4
ms
或者
更小。伺服驱动器接收位置指令,位置细分后通过三环控制最终驱动电机。在这个过
程,通常是一个伺服驱动器驱动一个电机,六关节机器人就需要六个驱动器完成,各
个伺服驱动器各自独立地完成位置控制功能,从而实现机器人末端达到指定位置。各
个伺服驱动器的数据交互需要依靠总线完成,但是现场总线通信受通讯速率限制不
能完成一些实时数据(比如电流)交互,因此,轴与轴的数据并不能完全实时共享。
在实际应用中,分布式机器人控制系统结构相对分散,一些复杂控制算法,比如
结合机器人的运动学动力学的电流前馈加反馈线性化的伺服控制算法,多轴精确同
步控制算法等在分布式控制系统中实现有一定难度,而且现场总线需要一定的布线
成本。鉴于以上缺点,有必要进一步简化运动控制系统结构。
控驱一体的运动控制系统结构将原来相互独立的控制器和各个伺服驱动器结合
在一起,在
SoC
(
System-On-Chip
)芯片上实现控驱一体。这样做的好处是:
(1)整个运动控制系统的结构更加紧凑,控制电柜体积更小,集成度更高,适用
于物理空间有限的工作环境,同时方便运输和安装。
(2)基于单芯片
SoC
架构方案替代多单元控制器对多单元电机的驱动方式,不依
靠现场总线完成通讯,降低硬件和软件互连的成本,同时充分利用嵌入式
SoC
芯片特
性,满足运动控制器的功能性要求和伺服驱动器的实时性要求,降低控制器成本。
(3)控制器与驱动器更加紧密的耦合,有利于高级复杂运动控制算法实现。比如
多轴同步控制,速度加速度前馈,抖动抑制,摩擦补偿等。让运动学和动力学控制算
法参与或者得到伺服驱动中的电流环的运算结果,伺服驱动器也可以预测轨迹规划
的运算结果,有助于提高机器人控制性能。
(4)片内总线替代现场总线,
通信的带宽更高和稳定性更好
。与现在的工业现场
总线的分布式控制系统相比,信息交换完全依靠片内总线完成,它是一种并行总线,
相比于轮询式的串行现场总线,不仅考虑昂贵的布线成本,而且通讯速率受到串行通
讯方式限制。采用并行总线可以很好地保证多轴数据交互的同步性和实时性。
(5)控制器与驱动器之间数据交互的实时性能更好,控制器可以更加方便和及时
地利用驱动器的反馈状态信息,控制器根据反馈信息实时调整控制策略,从而使实现
更好的控制性能。
(6)控制器与驱动器的通讯速率得到提高,控制器的插补周期可以进一步减小,
位置环的刷新周期可以进一步减小,有助于实现高速状态下的高精,实现真正意义上
的高速高精。
(7)有利于控制器以更高的频率采集驱动器的运动变量参数,更精确的描述参数
的变化趋势,方便对机器人运动状态进行更细致分析。
1.3 国内外研究现状
1.3.1 伺服驱动系统的研究现状及发展趋势
典型的机器人控制系统在结构上大致分为三个层次:控制器,伺服驱动器,机器
人本体。近年来,出现了交流伺服驱动器的两种不同发展方向。第一种是运动控制器
保持不变,伺服驱动器和伺服电机一体化集成;第二种是伺服电机保持不变,伺服驱
动器和运动控制器一体化集成。
将伺服驱动器和伺服电机一体化集成对伺服驱动器要求较高,必须具备小型化,
散热好,高频特性的特点。目前国内对这方面研究正处于起步阶段。国外方面,以色
列的
ELMO
公司推出的
Twitter
伺服驱动器便是一种微小型高功率密度驱动器,如图
1-1 所示。采用 “快速软开关技术”,实现大于 99%的效率以及几乎可忽略不计的电
伺服电机保持不变,把伺服驱动器和运动控制器做一体化集成也是一种发展趋
势,即朝控驱一体方向发展。其优势包括:体积小,重量轻,成本低,可靠性高,部
署灵活,能够完成复杂的机器人算法,适合用于物理空间有限的工作场合等。目前国
内外公司已推出控驱一体化产品(如:固高、众为兴、台达、
KUKA
,
ABB
等等),
大多采用分布式
CPU
方式进行控驱一体整合,国内用于
3C
机械臂,桌面机械臂等
对空间要求较高的场合,国外更多应用在人机协作,自动化生产线等场合。
国内,2018 年哈尔滨工业大学
HIT PEED
伺服组基于
zynq
平台开发出小批量
驱控一体化样机,一个芯片可以独立控制 4-6 轴,如图 1-2 所示(图片引自 2019 智
能制造&中国运动控制行业发展高峰论坛)。采用赛灵思公司的高性能
SoC 芯片,其
中
PL(Progarmmable Logic)
部分完成多轴电机驱动,带宽高、响应快,
PS(Processing
System)
部分进行运动控制算法的实现和各类通讯及数据交互等功能。
总之,随着信号检测技术(例如高精度,低时延的采样技术),自动控制技术(例
如模糊控制,自适应,预测控制等),驱动控制技术(例如
PWM
调制技术,死区等
非线性因素补偿技术等),芯片技术(
SoC
芯片技术)的发展,伺服系统发展趋势朝
着高性能,集成化和模块化,通用化和专用化,网络化和智能化的方向发展。
声明:
本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:
https://www.wpsshop.cn/w/Gausst松鼠会/article/detail/695230
推荐阅读
article
【
FPGA
】
Verilog
:
全加器
与半加器 |
Full
Adder
|
Half
Adder
...
值的加法运算逻辑电路,
全加器
不仅可以包括输入值,还可以将进位值纳入加法运算,是实现各种运算电路的基本运算电路。【
FPGA
...
赞
踩
article
FPGA
verilog
入门
案例
笔记一...
Verilog 是一种功能强大的硬件描述语言,支持从简单的逻辑门到复杂的数字系统的建模。通过掌握其基本语法和用法
案例
,我...
赞
踩
article
大数据最全【
Verilog
HDL】
FPGA
-
test
bench
基础知识
(1)_
fpga
基础入门 ...
define 标识符 字符串 //注意句末无分号对于上述led闪烁模块,需要产生一个时钟信号给它,为了方便进行全文的修改...
赞
踩
article
【
FPGA
】“
打
拍”
的
目
的
和原则_
为什么
要用
寄存器
打
拍...
5.需要用到跳变沿
的
来自不同时钟域
的
输入,需要用到3个触发器,前两个用以同步,第3个触发器
的
输出和第2个
的
输出经过逻辑门...
赞
踩
article
FPGA
设计
的四种常用思想与技巧(三)--
数据
接口
的
同步
方法...
数据
接口
的
同步
方法
数据
接口
的
同步
是
FPGA
/CPLD
设计
的一个常见问题,也是一个重点和难点,很多
设计
不稳定都是源于...
赞
踩
article
FPGA
的数字
信号处理
:重写
FIR
逻辑
以满足
时序
要求
...
在上一篇文章中(
FPGA
的数字
信号处理
:Verilog 实现简单的
FIR
滤波器)演示了在 Verilog 中编写自...
赞
踩
article
FPGA
——状态机_
fpga
状态机...
首先,
FPGA
是Field Programmable Gate Array的简写,翻译过来就是“现场可编程门阵列”。它是...
赞
踩
article
FPGA
之
综合
篇_
综合
fpga
...
综合
部分可以用setting进行所需要求来配置,比如FSM状态机的_
综合
fpga
综合
fpga
...
赞
踩
article
FPGA
工作
原理
与简介_简述
fpga
基于门阵列的
逻辑
实现
以及基于查找表的
逻辑
实现
的
原理
...
如前所述,
FPGA
是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一...
赞
踩
article
基于
C6748
DSP+
FPGA
MIMO
雷达
验证
系统
模块化设计与实现_dsp+
fpga
雷达
主板...
MIMO
雷达
和传统
雷达
不同,因为其本身特有的优点,使得这些年很多科研人员对其进行研究。
MIMO
雷达
的优点是能够不受天线大...
赞
踩
article
数字
系统
基础(
FPGA
)...
前言电子
系统
可以分为两大类:
数字
系统
和模拟
系统
。
数字
系统
使用离散
数字
量)表示,模拟
系统
使用连绩模拟量表示。而早期的
数字
电...
赞
踩
article
FPGA
简介_
fpga
是
干啥
的
简单
易懂...
FPGA
(Field Programmable Gate Array)
是
在PAL、GAL等可编程器件
的
基础上进一步发展
的
...
赞
踩
article
Linux
系统
下
FPGA
开发
——(1)相关介绍_
linux
fpga
...
谢邀,”在
linux
下
开发
FPGA
,有什么软件推荐吗?“。
FPGA
的
开发
分工比较多。如果你指的仅仅是HDL,那还真不推荐...
赞
踩
article
Nvidia
Jetson
/Orin +FPGA+AI大算力边缘计算盒子:
无人机
自主
飞行
软件平台
...
从 2008 年开始,随着各个开源飞控不断的发展,简化了
无人机
的操作难度同时增强了
无人机
的稳定性。TX2 第一次让
无人机
...
赞
踩
article
FPGA
(5)--
VHDL
--
10
十进制
计数
器及7段
显示
译码器,三年经验
Java
开发面经总结_利用v...
关于面试刷题也是有方法可言的,建议最好是按照专题来进行,然后由基础到高级,由浅入深来,效果会更好。
Java
基础部分算法与...
赞
踩
article
FPGA(5)--
VHDL
--
10
十进制
计数器
及7段
显示
译码器
_七段
译码器
用与
十进制
或者
十六进制
数码...
文章目录一、实验目的二、实验内容三、实验设计一、实验目的掌握一般性
计数器
的
VHDL
设计方法,熟悉程序文本和原理图结合方法...
赞
踩
article
FPGA
(6)--7段
显示
译码器
的加法计数器_
fpga
七段
显示
译码器
波形图...
文章目录一、实验目的二、实验内容三、实验设计与结果四、实验思考与小结一、实验目的在上次加法计数器仿真实验的基础上,掌握端...
赞
踩
article
FPGA
-
VHDL
实现
10
进制
减法
计数器
——基于ISE14.7平台_ise中十
进制
计数器
...
本文使用
VHDL
语言设计
10
进制
减法
计数器
,附带清零和置数功能。将项目分为分频器、
计数器
、数码管三个部分,采用元器件例...
赞
踩
article
FPGA
(5)
--
VHDL
--
10
十进制
计数器
及7段显示
译码器
...
首先用CASE语句设计7段显示
译码器
电路,仿真验证其正确性,并将其封装成一个元件;用两个
10
进制
计数器
扩展成一个
10
0进...
赞
踩
article
FPGA
第2篇,
FPGA
与
CPU
GPU
APU
DSP
NPU TPU 之间的关系与区别_dsp
、
...
FPGA
与
CPU
GPU
APU
NPU TPU
DSP
这些不同类型的处理器,可以被统称为"处理器"或者"加速器"。它们...
赞
踩
相关标签
Verilog
FPGA
fpga开发
算法
开发语言
系统架构
flask
大数据
信号处理
综合
人工智能
边缘计算
java
fpga
vhdl
硬件