热门标签
热门文章
- 1Sharding-JDBC之ComplexKeysShardingAlgorithm（复合分片算法）
- 2详细比较MLOps和LLMOps_mlops llmops
- 3《统计自然语言处理》第一章知识点整理_自然语言处理也称为自然语言理解,从人工智能研究一开始它就作为这一学科的重要研
- 4ArcGIS学习14：基于OD方法的网络节点关系分析_od分析
- 5NLP系列 9. Attention机制_nlp attention机制
- 6从零开始学Java——基础篇_0变成java
- 7【数据分析岗】8家知名企业秋招(含实习)面试题汇总_数据分析师面试题
- 8Python操作PDF的全面指南_pypdf库使用
- 9有没有自动打码的软件
- 10一个通过照片识别地理位置的应用_geospy官网
当前位置: article > 正文
fpga开发过程中遇到的一些小问题_labtools 27-3312
作者：正经夜光杯 | 2024-06-22 04:45:08
赞
踩
labtools 27-3312
vivado开发过程中的一些error
对开发过程中遇到的问题做一个总结，做一个记录
[Chipscope 16-213] The debug port ‘u_ila_0/probe13’ has 28 unconnected channels (bits). This will cause errors during implementation.
分析：
- 问题分析 debug端口报错;
. 更新set up debug即可；
ERROR: [Labtools 27-3312] Data read from hw_ila [hw_ila_1] is corrupted. Unable to upload waveform.
1.按照①②进入该界面
检查u_ila_1的clk链接是否正确；我的报错是因为该ila上面有几根线的clk选择的有些问题；同时也要排查一下.XDC文件内u_ila_1/clk连在那一根线上；我的按照时钟配置修改后问题就解决啦！！希望对大家有用
声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/正经夜光杯/article/detail/745415
推荐阅读
相关标签
